• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種兩平行信號傳輸線間之串音干擾防護線具有複數個矩形共振器長邊方向垂直形成於該兩平行信號傳輸線間作為串音干擾的防護線。不需要使用電阻元件或者短路貫穿孔，只要調整適當的參數包括矩形共振器的長度、寬度及矩形共振器的間隔就可以達到改善遠端串音干擾及時序抖動的問題。
    公开号:TW201315009A
    申请号:TW100134489
    申请日:2011-09-23
    公开日:2013-04-01
    发明作者:Ding-Bing Lin；Chen-Kuang Wang
    申请人:Univ Nat Taipei Technology；
    IPC主号:H04B3-00
    专利说明:
    使用矩形共振器架構抑制遠端串音干擾與信號時序抖動
    本發明是有關於一種抑制遠端串音干擾與信號時序抖動的架構，特別是指一種在信號傳輸線之間形成多個矩形共振器，而達到抑制遠端串音干擾與信號時序抖動問題的技術。
    當電子產品的被消費傾向是邁向輕、薄、短、小發展，而又要展現功能多樣化、處理速度快時，這意謂著不僅是積體電路密度高，電路佈線更加密集，相鄰近線路間距變得更小。另一方面，處理器操作頻率高而使得波長小於信號傳輸線之長度。
    換言之，信號走線間將大量產生寄生的電容性耦合與電感性耦合，此即為因彼此相互干擾導致產生雜訊的串音干擾(crosstalk)。
    習知技術中，解決串音干擾的技術，包括3-W法則，研究發現，當微帶線間距拉大到線寬的3倍，可把近端串音干擾降低到1%，遠端串音干擾降低到1.4%，有效隔離兩條傳輸線70%的耦合量。另外，若要求隔離98%之耦合量，則將會變成10-W法則。然，3-W法已使得佈線密度降低。更遑論10-W法則。
    習知的另一技術是在兩信號傳輸線10、20之間加入防護線，即一終端開路的防護線。然，侵略者(aggressive)線10的能量也會耦合到防護線15上，而在受干擾(victim)線20的遠端與近端形成振鈴雜訊(ringing noise)。振鈴雜訊產生主要是因為信號線10、20與防護線15之間的電容性耦合比值低於電感性耦合比值。抑制的方法是在防護線15上加入短路貫穿孔5，如圖1所示，而形成接地的防護線。這裡及以下所稱之電容性耦合比值是指互容與自容之比值：Cm/CT，而電感性耦合比值是指互感與自感之比值：Lm/Ls。
    另一種已知的防護線架構稱為蛇行防護線16，請參考圖2。侵略者線10與受干擾線間有一蛇行防護線16。因為蛇行防護線16中垂直於信號線的部分不會有磁場耦合，而平行部分將會增加電容性耦合及電感性耦合。這種蛇行防護線16被發現可有效降低遠端串音干擾及信號時序抖動，但相對的，却會增加近端串音干擾。另一缺點是蛇行防護線16需要使用電阻元件。因此，有人提出以短路貫穿孔取代電阻元件。然，過多的短路貫穿孔將會影響到印刷電路板背面線路佈線的彈性。短路貫穿孔若不夠，在頻域上短路貫穿孔之間短路到短路的二分之一波長諧振，在時域上則有振鈴雜訊的問題。
    為改善短路貫穿孔不夠的問題，一習知技術是在防護線的兩個終端形成短路貫穿孔，而在印刷電路板上覆蓋額外的介電材料，以補償信號線與防護線間的電容性耦合比率，這種技術稱為置入上覆蓋板。它可消除防護線上產生的遠端串音干擾。缺點是此技術會增加材料成本，另一方面，在元件密集的印刷電路板上難以在其上方覆蓋其它材料。
    有鑒於上述傳統技術上雖可改善串音干擾的問題，然不是增加額外成本，就是技術上有其限制。本發明將提供一新的技術，有效改善上述問題。
    本發明之一目的是提供一種可抑制信號傳輸時遠端串音干擾與信號時序抖動的架構。
    本發明之再一目的是提供一種在信號傳輸線之間形成多個矩形共振器，而達到抑制遠端串音干擾問題的目的，這種結構可以顯著降低成本。
    本發明揭露一種兩平行信號傳輸線間之串音干擾防護線具有複數個矩形共振器長邊方向垂直形成於該兩平行信號傳輸線間作為串音干擾的防護線。不需要使用電阻元件或者短路貫穿孔，只要調整適當的參數包括矩形共振器的長度、寬度及矩形共振器的間隔就可以達到改善遠端串音干擾及時序抖動的問題。
    本發明解決密集信號傳輸線之間的串音干擾的技術是提供一種矩形共振器架構。它幾乎在不增加成本上達到消除串音干擾的目的。請參考圖3所示，因為本發明的矩形共振器是在兩條傳輸線：侵略者線10及受干擾線20,包含矩形共振器17於其中。矩形共振器17可以和走線10、20的蝕刻同時進行。它不需要電阻元件，也不需要短路貫穿孔。
    為分析矩形共振器17對於抑制遠端串音干擾及近端串音干擾的效果，請參考圖4包含矩形共振器17之耦合微帶線等效電路圖，其中，CT代表侵略者線10與受干擾線20的自容值、Cm代表侵略者線10與受干擾線20之間的互容值、LS代表侵略者線10與受干擾線20的自感值、Lm代表侵略者線10與受干擾線20之間的互感值，LR代表矩形共振器的長度，CRS代表矩形共振器與信號線間所形成的平行板電容值；而CRR代表矩形共振器與參考平面所形成的平行板電容值；而CRTR則代表矩形共振器17之間所形成的平行板電容值。
    因此，由圖4的等效電路圖可知，矩形共振器17的寬度WR增加、將會增加平行板電容值，而矩形共振器17的長度LR愈長，即愈靠近於侵略者線10及受干擾線20時，也會增加平行板電容值。然而，當矩形共振器17的寬度WR愈寬同時也會增加矩形共振器17和兩信號傳輸線之間的電感性耦合比。圖5顯示這樣的結果。
    為了解矩形共振器17是否有改善串音干擾及信號時序抖動的問題，為方便說明起見，以下的圖5至圖7都是以兩信號傳輸線間距S和信號傳輸線線寬W為3:1即S=3w進行分析，例如兩信號傳輸線線寬都是3 mm而間距為9mm。此外，介電基板的材質為FR4，具有相對介電系數4.4，介電基板厚度為1.6 mm,而銅箔厚度是0.035mm。實務上，本發明的矩形共振器17也可以使用為S=2w者。
    圖5為矩形共振器17寬度變化對互感與互容變化示意圖。其中，曲線110顯示電感性耦合比值(Lm/Ls)隨矩形共振器17寬度增加而增加，而曲線120顯示電容性耦合比值(Cm/CT)隨矩形共振器17寬度變化也有相同的趨勢，然而，電感性耦合比值隨矩形共振器17寬度而急遽升高的程度遠遠超過電容性耦合比值的增加。因此，由圖5兩曲線110、120變化的程度可知矩形共振器17的寬度WR不宜過大，例如，0.5 mm至1.5 mm為較佳，而以WR=1 mm為最佳。在這些範圍內電感耦合比率與電容耦合比率接近程度雖不如WR=3 mm,時，但1.5mm以上時都將使電感性耦合比快速拉大。
    請參考圖6，圖6顯示矩形共振器長度變化對互感與互容變化示意圖，曲線120顯示電容性耦合比值(Cm/CT)隨矩形共振器17長度增加而增加。這是很容易想見的，因為矩形共振器17的短邊愈靠近於信號傳輸線10、20互容值Cm將快速增加。而曲線110亦顯示電感性耦合比值也有增加的趨勢。但顯然互感值Lm雖也隨矩形共振器17長度增加，但增加的程度不及於互容值Cm的急遽增加來得快。因此，電容性耦合及電感性耦合變化趨勢觀之，矩形共振器17長度增加有利於電感耦合比率與電容耦合比率的接近。因此，一較佳實施例，是選用8mm作為矩形共振器17的適當長度。
    請參考圖7，圖7顯示矩形共振器間距變化對互感與互容變化示意圖。當矩形共振器17間距變小時，代表矩形共振器17數量增加。曲線120顯示電容性耦合比值(Cm/CT)隨矩形共振器17間距變小而增加。而曲線110亦顯示電感性耦合比值也隨矩形共振器17間距變小而增加，特別是在矩形共振器17的間距在2mm以下時，電感耦合比也會隨之大量增加。這是很顯然的，矩形共振器17數量過多，將使電流路徑增加。由圖7觀之，似乎矩形共振器17的間距在2mm時電容性耦合比和電感性耦合比最接近，然，綜合圖5、圖6及圖7的結果矩形共振器17的間距宜選擇在3.5至4.5mm之間。圖6顯示在矩形共振器17長度是8mm時電容性耦合比值約為0.0098，而電感性耦合比值約為0.0132，因此，即使矩形共振器17之間的間距在2 mm時電容性耦合比和電感性耦合比接近，但兩者與圖6的結果差異頗大，顯然，矩形共振器17間距太小是不利的。因此，折衷的結果，矩形共振器17的間距宜選擇在3.5至4.5mm之間為較佳，而以4mm為最佳。亦即，矩形共振器間距約為該矩形共振器長邊長之三分之一至二分之一為較佳。
    綜合上述的分析結果，較佳的矩形共振器17設計參數是矩形共振器寬度為1 mm、矩形共振器長度為8 mm、矩形共振器使用的數量為16個，假設侵略者線與受干擾線的長度都是70 mm時。
    請參考圖8，圖8是以上述較佳的矩形共振器設計參數進行近端與遠端串音干擾於頻域模擬之比較結果。其中曲線130為不具任何防護線時遠端串音干擾和頻率之間的關係。曲線140為具有矩形共振器17時遠端串音干擾和頻率之間的關係。在超高頻1 GHz至6 GHz範圍內，顯示本發明的矩形共振器17具有顯著效果。頻率愈高時，例如，7至8 GHz範圍內，特別是在7GHz至7.8 GHz時，效果猶為明顯。由上述結果顯示，本發明之矩形共振器17防護線的確在抑制遠端串音干擾的表現上，有明顯改善效果。
    在另一方面，仍請參見圖8，曲線150不具任何防護線時近端串音干擾和頻率之間的關係及曲線160為具有矩形共振器17時近端串音干擾和頻率之間的關係的表現。圖8曲線150、160顯示不管是否有防護線，近端串音干擾的抑制是隨頻率變化而振盪變化，有矩形共振器17時只有在某些特定的頻率範圍內，近端串音干擾的抑制優於不具有防護線。整體表現上，具有矩形共振器17對於近端串音干擾的抑制並不顯著或略遜。
    接著，請參見圖9，曲線180不具任何防護線時遠端串音干擾和時域之間的關係及曲線170為具有矩形共振器17時遠端串音干擾和時域之間的關係的表現，圖9曲線170、180顯示，在時域為0.3ns至0.9 ns時，具有矩形共振器17時的曲線170，對遠端串音干擾的抑制顯著優於不具有防護線的曲線180，其它時域範圍內兩者不相上下。然，如同在頻域上的表現，曲線175所代表的具有矩形共振器17對於抑制近端串音干擾的表現不如曲線185所代表的不具有防護線時。
    因此，無論從時域或從頻域的比較，矩形共振器17架構都可以有效的降低遠端串音干擾的影響，雖然近端串音干擾會些微上昇，但在平行終端介面中，遠端串音干擾的影響遠比近端串音干擾重要。特別是在超高頻範圍，多為數位電路。而遠端串音雜訊發生於接收端，若不能有效抑制，較容易造成信號的誤判。例如，DDR或圖型介面卡，遠端串音干擾的影響比起近端串音干擾來的更加重要。
    再一方面，本發明也以ADS模擬軟體模擬電路之眼圖。以評估矩形共振器17對信號時序抖動之改善。請參考圖10(a)及(b)分別顯示未加入任何防護線的眼圖，及包含矩形共振器17時的眼圖。模擬電路同樣是以上述之參數，並且輸入信號為4V，上升時間為100 ps，資料速率為3 Gbps。透過圖10(a)及(b)的眼圖比較，眼圖張開的幅度可以獲得改善；對於信號時序抖動部份，未加入防護線之架構為26.04 ps，而矩形共振器17架構為20.38 ps，矩形共振器架構比起未加入防護線之架構可以改善約6 ps的信號時序抖動問題。
    再另一方面，本發明以信號產生器產生231-1的偽隨機二進位序列(Pseudo Random Binary Sequence,PRBS)信號輸入，實作眼圖之量測，結果請參考圖11(a)及11(b).，輸入電壓為0.5 V，位元率為10 Gbps。請參考圖11(a)及11(b).及參見表一
    矩形共振器架構能夠大量抑制遠端串音雜訊的干擾，且不會有諧振的問題；並且矩形共振器架構能夠抑制大量的遠端串音雜訊之振幅(411.7608 vs. 401.2587)。最後，透過眼圖的觀測，矩形共振器架構能夠改善因奇偶模態速率的不匹配所造成的信號時序抖動現象由15.2ps降至13.6即有10.52%的改善。
    本發明具有以下的優點：
    (1)　矩形共振器只需要使用微影和蝕刻技術，而這二者是和印刷電路板上的走線微影蝕刻同步的，因此，幾乎不會增加額外的成本。
    (2)　矩形共振器可有效改善遠端串音干擾及時序抖動的問題。
    (3)　應用本發明的結構，相較於習知需要電阻元件的防護線或者需要短路貫穿孔之防護線架構，應用本發明的結構這兩者都不再需要，前者易妨礙線路佈局的彈性，後者增加成本
    本發明雖以較佳實例闡明如上，然其並非用以限定本發明精神與發明實體僅止於上述實施例爾。是以，在不脫離本發明之精神與範圍內所作之修改，均應包含在下述申請專利範圍內。
    5．．．短路貫穿孔
    10．．．侵略者線
    20．．．受干擾線
    15．．．防護線
    16．．．蛇行防護線
    17．．．矩形共振器
    W．．．信號傳輸線寬
    WR．．．矩形共振器寬
    LR．．．矩形共振器長
    S．．．信號傳輸線間距
    曲線110電感性耦合比值變化
    曲線120電容性耦合比值變化
    曲線130不具任何防護線時近端串音干擾和頻率之間的關係
    曲線140為具有矩形共振器時近端串音干擾和頻率之間的關係彖
    曲線150不具任何防護線時近端串音干擾和頻率之間的關係
    曲線160為具有矩形共振器時近端串音干擾和頻率關係的表現
    曲線180為不具有防護線時對於抑制遠端串音干擾於時域的表現
    曲線170為具有矩形共振器時對抑制遠端串音干擾於時域的表現
    曲線185為不具有防護線時對於抑制近端串音干擾於時域的表現
    曲線175為具有矩形共振器時對抑制近端串音干擾於時域的表現
    藉由以下詳細之描述結合所附圖式，將可輕易明瞭上述內容及此項發明之諸多優點，其中：
    圖1示依據習知的一實施例，在兩信號傳輸線間加入包含短路貫穿孔的防護線的示意圖。
    圖2示依據習知的再一實施例，在兩信號傳輸線間加入蛇形防護線的示意圖。
    圖3示依據本發明的一實施例在兩信號傳輸線間加入矩形共振器結構的示意圖。
    圖4示依據本發明的一實施例在兩信號傳輸線間加入矩形共振器結構之互容、互感、自容及自感等效電路圖。
    圖5顯示矩形共振器寬度變化對電感性耦合與電容性耦合變化示意圖。
    圖6顯示矩形共振器長度變化對電感性耦合與電容性耦合變化示意圖。
    圖7顯示矩形共振器間距變化對電感性耦合與電容性耦合變化示意圖。
    圖8示依據本發明較佳的矩形共振器設計參數進行近端與遠端串音干擾於頻域模擬之比較結果
    圖9示依據本發明較佳的矩形共振器設計參數進行近端與遠端串音干擾於時域模擬之比較結果
    圖10(a)及(b)分別示不具有及具有矩形共振器時之眼圖模擬圖。
    圖11(a)及(b)分別示不具有及具有矩形共振器時在另一模擬條件下之眼圖模擬圖。
    10．．．侵略者線
    17．．．矩形共振器
    20．．．受干擾線
    WR．．．矩形共振器寬
    LR．．．矩形共振器長
    S．．．信號傳輸線間距
    W．．．信號傳輸線寬
    权利要求:
    Claims (6)
    [1] 一種兩平行信號傳輸線間之串音干擾防護線，至少包含：複數個矩形共振器，形成於該兩平行信號傳輸線間，該些的長邊垂直於該兩平行信號傳輸線的傳輸方向。
    [2] 如申請專利範圍第1項所述之兩平行信號傳輸線間之串音干擾防護線，其中上述之矩形共振器等距分佈於該兩平行信號傳輸線之間。
    [3] 如申請專利範圍第1項所述之兩平行信號傳輸線間之串音干擾防護線，其中上述之矩形共振器短邊與該信號傳輸線的間距約為0.5mm至1.5 mm之間，以提高電容耦合比。
    [4] 如申請專利範圍第1項所述之兩平行信號傳輸線間之串音干擾防護線，其中上述之矩形共振器間距約為該矩形共振器長邊長之三分之一至二分之一。
    [5] 如申請專利範圍第1項所述之兩平行信號傳輸線間之串音干擾防護線，其中上述之矩形共振器寬度約為0.5至1.5mm。
    [6] 如申請專利範圍第1項所述之兩平行信號傳輸線間之串音干擾防護線，其中上述之矩形共振器寬度約為1 mm。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6133884B2|2017-05-24|高域伝送用電気工学受動素子を埋め込んだプリント回路基板
    JP4371065B2|2009-11-25|伝送線路、通信装置及び配線形成方法
    JP6588524B2|2019-10-09|電気コネクタにおける遠端クロストークを低減するための方法および装置
    TWI485922B|2015-05-21|使用矩形共振器架構抑制遠端串音干擾與信號時序抖動
    Huang et al.2010|Suppression of crosstalk using serpentine guard trace vias
    Lin et al.2016|Using stepped-impedance lines for common-mode noise reduction on bended coupled transmission lines
    Shiue et al.2013|Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines
    US7307492B2|2007-12-11|Design, layout and method of manufacture for a circuit that taps a differential signal
    Koledintseva et al.2015|Full-wave simulation of an imbalanced differential microstrip line with conductor surface roughness
    Shiue et al.2014|Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces
    TWI484693B|2015-05-11|數位電子元件
    Azhagumurugan et al.2013|Far-end crosstalk suppression using complementary split-ring resonators in printed circuit boards
    Shiue et al.2014|Ground bounce noise induced by crosstalk noise for two parallel ground planes with a narrow open-stub line and adjacent signal traces in multilayer package structure
    Kam et al.2003|A new twisted differential line structure on high-speed printed circuit boards to enhance immunity to crosstalk and external noise
    Lin et al.2017|Novel design with minimized far-end crosstalk on single-ended striplines
    Manofu et al.2016|Analysis of crosstalk effects on single ended signal lines crossing split reference planes
    Balakrishnan et al.2018|Crosstalk and EMI reduction using enhanced guard trace technique
    Seki et al.2013|Crosstalk-noise reduction in GHz domain using segmental transmission line
    Kuwahara et al.2015|A study of high-density differential transmission line of the package board based on crosstalk reduction
    JP2004015534A|2004-01-15|クロストーク抑制部材及びデジタル信号伝送線路
    Kavitha et al.2019|16-Layer PCB Channel Design with Minimum Crosstalk and Optimization of VIA and TDR Analysis
    Shiue et al.2011|Common-mode noise reduction schemes for differential serpentine delay microstrip line in high-speed digital circuits
    Lin et al.2012|The improvement of signal quality and far-end crosstalk for coupled microstrip line over a completely split ground plane
    Bucur2013|Crosstalk-An overview for high speed design
    Choi et al.2010|Optimized via positions for guard traces over a slotted ground to reduce crosstalk and radiated emission
    同族专利:
    公开号 | 公开日
    US8994469B2|2015-03-31|
    TWI485922B|2015-05-21|
    US20130127559A1|2013-05-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100744535B1|2006-09-05|2007-08-01|포항공과대학교 산학협력단|누화 간섭을 감소시키는 가드 트레이스 패턴 및 상기 가드트레이스 패턴을 구비하는 인쇄회로기판|US9038011B2|2013-03-08|2015-05-19|Qualcomm Incorporated|Horizontal interconnects crosstalk optimization|
    US10103627B2|2015-02-26|2018-10-16|Altera Corporation|Packaged integrated circuit including a switch-mode regulator and method of forming the same|
    US10652999B2|2016-10-01|2020-05-12|Intel Corporation|Mutual inductance suppressor for crosstalk immunity enhancement|
    US10181628B2|2016-10-21|2019-01-15|International Business Machines Corporation|Reduction of crosstalk between dielectric waveguides using split ring resonators|
    法律状态:
    2020-03-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100134489A|TWI485922B|2011-09-23|2011-09-23|使用矩形共振器架構抑制遠端串音干擾與信號時序抖動|TW100134489A| TWI485922B|2011-09-23|2011-09-23|使用矩形共振器架構抑制遠端串音干擾與信號時序抖動|
    US13/625,580| US8994469B2|2011-09-23|2012-09-24|Suppression of far-end crosstalk and timing jitter by using rectangular resonators|
    [返回顶部]